Um conversor analógico-digital fornece um código binário correspondente à tensão analógica de entrada.
Conversor A/D tipo rampa
A figura a seguir mostra o diagrama de blocos desse tipo de conversor:
Funcionamento:
1 É gerado um sinal de clear para resetar o contador.
2 Ve é a tensão analógica de entrada. Se Ve > Vr (no início Vr=0) o clock é habilitado para o contador (saída do comparador é positivo).
3 A saída do contador passa por um conversor D/A para gerar a tensão de referência (Vr).
4 Enquanto Vr < Ve o contador é incrementado.
5 Se Vr > Ve, o clock é desabilitado (saída do comparador é zero) ao mesmo tempo que é fornecido um sinal de clock para os FF-tipo D (sensíveis à borda de descida do controle clock) que armazenam a saída do contador, que é o valor binário proporcional à entrada analógica.
OBS:Comparador de tensão
Nesta configuração simplesmente o amplificador satura para para Vcc ou para 0 V.
A desvantagem deste conversor está no tempo de resposta. Como o contador sempre começa em zero e realiza a contagem por meio de uma seqüência binária normal, podem ser necessárias (no pior caso) 2n contagens antes da conversão estar completa, onde n representa o número de bits do conversor
Conversor A/D por aproximação sucessiva
A figura a seguir mostra um conversor A/D por aproximação sucessiva:
Este conversor opera da seguinte maneira:
1 O sistema é zerado e o bit mais significativo do registrador é colocado em 1.
2 O conversor D/A converte os dígitos binários gerando a tensão Vr para o comparador.
3 No comparador: se Ve > Vr este dígito é deixado em 1
se Vr < Ve este dígito é zerado.
4 O bit mais significativo seguinte é colocando em 1.
5 O processo continua voltando ao passo 2 até o último bit ser verificado.
A vantagem deste sistema está na velocidade de conversão sendo necessário para um sistema de N bits o tempo de N períodos de clock.
Conversor A/D Comparador Paralelo
Tem como vantagem a velocidade de conversão extremamente rápida, mas é expressivamente caro por necessitar de 2N-1 comparadores para converter N bits. Sua configuração é mostrada a seguir:
Funcionamento:
1 O sinal analógico é aplicado simultaneamente nos comparadores, os quais possuem em sua entrada negativa uma tensão de referência igualmente espaçada. Para 2 bits, teremos 3 comparadores (1/4 Vref, 2/4 Vref e 3/4 Vref).
2 Se o sinal da entrada analógica excede a tensão de referência para qualquer comparador, este fornecerá em sua saída um nível lógico alto. No caso anterior de 2 bits, poderemos ter:
Tensão de entrada analógica |
Saída do Comparador |
||
Vs (1/4 Vref) |
Vs (2/4 Vref) |
Vs (3/4 Vref) |
|
0 a Vref/4 |
0 |
0 |
0 |
de Vref/4 a 2/4Vref |
1 |
0 |
0 |
de 2/4 Vref a 3/4 Vref |
1 |
1 |
0 |
de 3/4 Vref a Vref |
1 |
1 |
1 |
3 A saída do comparador é ligada a um codificador para transformar essa saída nos dígitos binários correspondentes.
| BACK | TO BIT OR NOT TO BIT | CONVERSOR D/A |