FLIP-FLOP JK e Tipo T |
FLIP-FLOP JK Master-Slave |
O flip-flop SR Mestre-Escravo apresenta o inconveniente de não aceitar as entradas S e R iguais a 1, simultaneamente.Isto informaria que o flip-flop deve ser SET e RESET ao mesmo tempo, e o resultado seria um erro lógico.(saídas com mesmo nível lógico).
O flip-flop JK é o flip-flop SR Mestre-Escravo modificado, com realimentação das saídas para as entradas, conforme mostra a Fig.1 abaixo.
Fig.1
Portas 1A e 1B desabilitadas, flip-flop não muda estado | ||
J=0 K=1 | ||
Se Q=0, 1A desabilitada(J=0) e 1B
desabilitada(Q=0), clock não muda estado do flip-flop, que permanece em Q=0.
Se Q=1, 1A desabilitada(Q'=0) e 1B habilitada(Q=1, K=1), clock muda estado do flip-flop para Q=0. |
||
J=1 K=0 | ||
Se Q=0, 1A habilitada(J=1,Q'=1)
e 1B desabilitada(Q=0), clock muda estado do flip-flop para Q=1.
Se Q=1, 1A desabilitada(Q'=0) e 1B desabilitada(K=0), clock não muda estado do flip-flop, que permanece em Q=1. |
||
J=1 K=1 | ||
Se Q=0, 1A habilitada(J=1,Q'=1)
e 1B desabilitada(Q=0), clock muda estado do flip-flop para Q=1.
Se Q=1, 1A desabilitada(Q'=0) e 1B habilitada(K=1,Q=1), clock muda estado do flip-flop para Q=0. |
Para J=K=1, a cada ciclo de clock o estado do flip-flop JK se altera, isto é, chaveia: se Q=0, então vai para Q=1 e, se Q=1, então vai para Q=0.
A fig.2 mostra a presença do Flip-Flop SR dentro do Flip-Flop JK Mestre-Escravo e a tabela verdade do Flip-Flop JK Mestre-Escravo.
Fig.2
Dizemos que esse Flip-Flop JK Mestre-Escravo é sensível à borda de descida do controle CK,ou seja, na borda de descida do CK o estágio Escravo copia o estágio Mestre.
OBS:Lembrando o circuito do Flip-Flop SR :
Flip-Flop Tipo T
O flip-flop tipo T tem uma única entrada de controle que obriga o flip-flop chavear quando a entrada de controle estiver ativa, e o flip-flop não responde quando a entrada de controle estiver inativa. O flip-flop tipo T pode ser obtido de um flip-flop JK através da conexão das entradas J e K.
Fig.3 O flip-flop tipo T é um flip-flop JK que
funciona no modo chaveamento.
Detecção de 1s do Flip-Flop Mestre-Escravo
Fig.4
No exemplo acima,
embora as entradas J(S) e K(R) estejam em nível baixo entre os instantes t1
e t2, o flip-flop terá a saída Q levada ao nível alto pois J(S)
foi rapidamente ao nível alto(lógico 1) sob o segundo pulso de relógio, fazendo
o flip-flop ir para o estado SET.